反相器之所以叫反相器，是因?yàn)檩敵龊洼斎胄盘?hào)的相位相反，而跟隨器的相位相同。

反相器是可以將輸入信號(hào)的相位反轉(zhuǎn)180度，這種電路應(yīng)用在模擬電路，比如說(shuō)音頻放大，時(shí)鐘振蕩器等。在電子線路設(shè)計(jì)中，經(jīng)常要用到反相器。CMOS反相器電路由兩個(gè)增強(qiáng)型MOS場(chǎng)效應(yīng)管組成。典型TTL與非門電路電路由輸入級(jí)、中間級(jí)、輸出級(jí)組成。

反相器符號(hào)

反相器真值表

反相器電路原理圖

反相器的種類

CMOS反相器

CMOS反相器電路由兩個(gè)增強(qiáng)型MOS場(chǎng)效應(yīng)管組成，其中V1為NMOS管，稱驅(qū)動(dòng)管，V2為PMOS管，稱負(fù)載管。 NMOS管的柵源開(kāi)啟電壓UTN為正值，PMOS管的柵源開(kāi)啟電壓是負(fù)值，其數(shù)值范圍在2~5V之間。為了使電路能正常工作，要求電源電壓UDD>(UTN+|UTP|)。UDD可在3~18V之間工作，其適用范圍較寬。工作原理：當(dāng)UI=UIL=0V時(shí)，UGS1=0，因此V1管截止，而此時(shí)|UGS2|>|UTP|，所以V2導(dǎo)通，且導(dǎo)通內(nèi)阻很低，所以UO=UOH≈UDD， 即輸出為高電平。當(dāng)UI=UIH=UDD時(shí)，UGS1=UDD>UTN，V1導(dǎo)通，而UGS2=0<|UTP|，因此V2截止。此時(shí)UO=UOL≈0，即輸出為低電平。 可見(jiàn)，CMOS反相器實(shí)現(xiàn)了邏輯非的功能。CMOS反相器的主要特性：在AB段由于V1截止，阻抗很高，所以流過(guò)V1和V2的漏電流幾乎為0。 在CD段V2截止，阻抗很高，所以流過(guò)V1和V2的漏電流也幾乎為0。只有在BC段，V1和V2均導(dǎo)通時(shí)才有電流iD流過(guò)V1和V2，并且在UI=1/2UDD附近，iD最大。

TTL非門

典型TTL與非門電路電路組成：輸入級(jí)——晶體管T1和電阻Rb1構(gòu)成。中間級(jí)——晶體管T2和電阻Rc2、Re2構(gòu)成。輸出級(jí)——晶體管T3、T4、D和電阻Rc4構(gòu)成，推拉式結(jié)構(gòu)，在正常工作時(shí)，T4和T3總是一個(gè)截止，另一個(gè)飽和。當(dāng)輸入Vi=3.6V(高電平)Vb1=3.6+0.7=4.3V 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時(shí)導(dǎo)通, 一但導(dǎo)通Vb1=0.7+0.7+0.7=2.1V(固定值),此時(shí)V1發(fā)射結(jié)必截止(倒置放大狀態(tài))。Vc2=Vces+Vbe2=0.2+0.7=0.9V 不足以T3和D同時(shí)導(dǎo)通,T4和D均截止。V0=0.2V (低電平)當(dāng)輸入Vi=0.2V(低電平)Vb1=0.2+0.7=0.9V不 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時(shí)導(dǎo)通,T2 T3均截止, 同時(shí)Vcc---Rc2----T4---D---負(fù)載形成通路,T4和D均導(dǎo)通。V0=Vcc-VRc2(可略)-Vbe4-VD=5-0.7-0.7 =3.6(高電平)結(jié)論:輸入高,輸出低;輸入低,輸出高(非邏輯)。TTL優(yōu)勢(shì)：工作速度快 、帶負(fù)載能力強(qiáng) 、傳輸特性好。TTL反相器的電壓傳輸特性：電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即UO=f(uI)函數(shù)關(guān)系。其曲線大致分為四段：AB段(截止區(qū))：當(dāng)UI≤0.6V時(shí)，T1工作在深飽和狀態(tài)，Uces1<0.1V，Vbe2<0.7V，故T2、 T3截止，D、T4均導(dǎo)通， 輸出高電平UOH=3.6V。TTL反相器的電壓傳輸特性 BC段(線性區(qū))：當(dāng)0.6V≤UI<1.3V時(shí)，0.7V≤Vb2<1.4V，T2開(kāi)始導(dǎo)通，T3尚未導(dǎo)通。此時(shí)T2處于放大狀態(tài)，其集電極電壓Vc2隨著UI的增加而下降，使輸出電壓UO也下降 。CD段(轉(zhuǎn)折區(qū))：1.3V≤UI<1.4V，當(dāng)UI略大于1.3V時(shí)， T2 T3均導(dǎo)通， T3進(jìn)入飽和狀態(tài)，輸出電壓UO迅速下降。DE段(飽和區(qū))：當(dāng)UI≥1.4V時(shí)，隨著UI增加 T1進(jìn)入倒置工作狀態(tài)，D截止，T4截止，T2、T3飽和，因而輸出低電平UOL=0.3V。